1、对于任一方波信号，要改变其占空比（对应于导通时间，即信号处于高电平状态的时间），一般有两种实现途径：一是改变其导通时间而频率保持不变，二是改变其频率而导通时间保持不变。
2、占空比 占空比就是周期信号中，高电平时间占整个周期信号时间的比.如：高电平时间为t，整个周期时间为T，那么占空比为：D=t/T 方波的占空比为50％，占空比为0.5，说明正电平所占时间为0.5个周期。
3、用电容、电阻来延时三极管导通，再用一只三极管来修正波形和相位。
1、一些基本的我就不写了，这种三分频在具体工程中其实用的不多，可以说没用。不会叫你单独写一个几分频的VHD的写个N分吧，奇数和偶数都可以这样写，你照着搬就成。以后要写几千分频都这样写。
2、以下是，核心板的时钟是50MHz，通过sel[1：0]选择分频数，00：不分频；01：15M分频；10：25M四分频；11：50M分频。采用SW1‐SW2设置分频值，SW3复位。LED1为时钟的输出，通过调整SWSW2，可以得到不同的闪烁频率。
3、其VHDL语言略。2分频（触发器）的实现 输入端为：时钟信号clk，输入信号d；输出端为：q：输出信号a，q1：输出信号a反。其VHDL语言略。分频器的实现 本设计采用层次化的设计方法，首先设计实现分频器电路中各组成电路元件，然后通过元件例化的方法，调用各元件，实现整个分频器。其VHDL语言略。
4、两个占空比非50%的n分频时钟相或运算，得到占空比为50%的奇数n分频时钟。另外一种方法：对进行奇数倍n分频时钟，首先进行n/2分频（带小数，即等于（n-1）/2+0.5），然后再进行二分频得到。得到占空比为50%的奇数倍分频。
5、这是我这次毕业设计的部分分频模块，绝对可用，很简单的。
占空比，英文名dutycycle，是指某个周期内，某个信号处于有效状态（如高电平、亮灯等）的时间占周期总长的比例。在电子、通讯工程领域中，占空比是一种重要的参数，被广泛应用于各种数字系统、模拟系统和控制系统中。占空比常用以百分比形式表示，通常用符号D来表示。它的计算公式为：D＝t/T×100％。
占空比（英语：Duty Ratio，Duty Cycle），是频射、微波电路、低频交流和直流电流等多个领域的一个概念，表示在一个周期内，工作时间与总时间的比值，有多个具体定义方式。测量占空比一般可以用示波器（波形显示）或万用表（数值显示）来完成。调节信号发生器可以提供占空比可变的脉冲信号。
占空比DUTY：将所有COM端各施加一次扫描电压的时间叫一帧，单位时间内扫描多少帧的频率脚帧频，将扫描COM端选通的时间与帧周期之比叫占空比。
什么叫占空比：占空比是指高电平在一个周期之内所占的时间比率。方波的占空比为50％，占空比为0.1，说明正电平所占时间为0.1个周期。正脉冲的持续时间与脉冲总周期的比值。例如：正脉冲宽度1μs，信号周期10μs的脉冲序列占空比为0.1。既：脉冲的宽度除以脉冲的周期称为占空比。
通电时间相对于总时间所占的比例。例如：脉冲宽度1μs，信号周期4μs的脉冲序列占空比为0.25。比如说，一个电路在它一个工作周期中有一半时间被接通了，那么它的占空比就是50%。如果加在该工作元件上的信号电压为5V，则实际的工作电压平均值或电压有效值就是5V。
1、下面是n分频器的VHDL描述，你只要将两个分频器串联起来就行了。第一个的分频系数为20MHz/10KHz=2000，第二个的分频系数为10KHz/1KHz=10，再将第一个分频器的输出通过一个D触发器构成的2分频器（将q_n输出端反馈至d输入端，输出端q即为输入端clk的2分频）即可。
2、不会叫你单独写一个几分频的VHD的写个N分吧，奇数和偶数都可以这样写，你照着搬就成。以后要写几千分频都这样写。
3、R1 数值不能小於1k ， R2 和C 决定要求方波频率，R2数值对比R1越大，占空比越接近50%。
1、这样不行的，这样不能奇数分频。（奇数分频是要先倍频再分频的，比如3分频的话是要先2倍频再6分频。那样的话，新的时钟的脉冲沿不是在原时钟的触发沿处，而是在电平中变化的。）再说，你前面的IF语句也有错误，是产生歧义了。
2、设计个计数器，以T=n为周期，到n后重新从0开始计数，同时产生脉冲，使输出PWM的管脚电平取反。在0-n之间再取个数，当计数值N=d时也产生一个脉冲使得PWM管脚取反。d/n就是占空比，n固定，改变d就可以改变占空比，分辨率为1/n。给个参考思路吧。。很久没用VHDL了，不能编出现成的了。
3、一些基本的我就不写了，这种三分频在具体工程中其实用的不多，可以说没用。不会叫你单独写一个几分频的VHD的写个N分吧，奇数和偶数都可以这样写，你照着搬就成。以后要写几千分频都这样写。
4、下面是n分频器的VHDL描述，你只要将两个分频器串联起来就行了。第一个的分频系数为20MHz/10KHz=2000，第二个的分频系数为10KHz/1KHz=10，再将第一个分频器的输出通过一个D触发器构成的2分频器（将q_n输出端反馈至d输入端，输出端q即为输入端clk的2分频）即可。
5、信号发生器输出的方波占空比为50%，要改变这个占空比，采用后一种途径，即用PWM控制器输出的信号直接控制BUCK变换器，而在保持导通时间不变的情况下将其信号进行二分频，得到占空比减半的信号来控制单端反激变换器。
1、利有预置功能，将计数值平均分布在8和=8的两边，就可得到占空比50%的效果。如10分频，预置设成3，计数为3 4 5 6 7，8 9 1011 12，则Q4就会一半低一半高的电平。
2、用两个计数器74LS161设计一个任意整数分频及占空比可调电路（一个控制分频一个控制占空比） 我来答 分享 微信扫一扫 新浪微博 QQ空间 举报 浏览7 次 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。
3、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、QQQ3，如图所示。运用上面公式算出i=3，所以将Q2和Q3连接与非门反馈至J、K输入端，如图所示。
4、蛮简单的，图不知道有没有上传成功。CT即EP，ET都是计数时能端，都接高电平。CP为计数输入端。LD为预置使能端，这里不用，置高电平。QA，QB，QC.QD为输出端。十进制即为从0-9九种状态。RD是异步清零端，就是任何时候当RD为0时，QA，QB.QC.QD回到0重新开始计数。
5、因此与门也输出高电平（1），再把这个与门的输出作为计数器的清零信号，这样每计数到30个脉冲与门就输出一次高电平（1），就完成了30分频，如果计数器的位数不够（比如74LS161是四位二进制计数器，最多只能计数到16个脉冲），那就用多个计数器级联使用，如上边题目中电路图。
6、可以用同步4位二进制加法计数器74LS16三输入与非门74LS451共阴七段数码LED显示器来实现七进制的计数器。具体实现方法如下：首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。
